- 32-bit RISC/DSP Prozessor
- Parallelität von ALU, DSP Einheit und Load/Store Einheit
- 16, 32, 48-Bit Befehlen
- 64 local, 26 global Register
- Local Register circular organisiert
- 4 GByte Memory Address Space
- Separater I/O Address Space
- 16 kByte RAM on-chip (1 cycle)
- On-Chip Instruction Cache
- Separater Adress- und Daten-Bus
- 32-bit Timer und Watchdog Timer
- Übergreifender Controller für DRAM und SDRAM
- Programmierbare Bus-Steuerung für alle
- Clock Frequenz:
- z. B. E1-32XSR 120 MHz in 0.25µm
- Implementierung in 0.18µm bis zu 220 MHz - On-Chip PLL (8:1,4:1,2:1,1:1,0.5:1)
- Static Design
- 120 MIPS und bis zu 480 MOPS in 0.25 µm; 220 MIPS und bis zu to 880 MOPS in 0.18µm
- bis zu 2445 MIPS/Watt
- 1 k complex FFT in 0.25 ms
- 4 Cycle MPY (32 x 32 bit)
- 1 Cycle MPY (16 x 16 bit)
- 1 Cycle multiply-add (pipelined)
- 1 Cycle MOV, ADD, CMP, SHIFT
- 1 Cycle DRAM lesen oder schreiben (pipelined)
- Glue-less Memory- und I/O-Verbindung
- Weniger als 0.41 mW / MHz Verlustleistung
- Vollständiger Power-Down-Mode
- Clock-off Funktion



