Die Verbindung von maximaler, gewinnbringender Effizienz eines Prozessors und weltweit immer wieder wegweisender Embedded-Technologie: Ein hochgestecktes Ziel. Doch eben diese perfekte Verbindung von Leistung und Innovation ist in der Tat der Anspruch von Hyperstone - vom ersten Tag an.
 
Effizient und gewinnbringend
Bestleistung bei kleinstmöglichem Aufwand: So definiert man Effizienz. Das heißt bei Hyperstone: ein Maximum an Chip auf einem Minimum an Fläche.
Wir entwickeln - ganz einfach - Chips, die wesentlich mehr können als andere. Die Technologien RISC und DSP werden bei uns in einer gemeinsamen Prozessor-Architektur vereint. Für größtmögliche Leistungsfähigkeit.
Unsere 32-Bit-RISC/DSP-Architektur ist die platzsparendste und damit kostengünstigste am Markt. Und sie bietet immer noch Spielraum. Das steigert die Effizienz in den Bereichen
 

• Platz (viele externe Peripherie-Bausteine werden überflüssig)
• Energieverbrauch (kleinere Silizium-Fläche verbraucht weniger Energie)
• Kosten (ein Teil statt fünf)
• Entwicklungszeit (Integration ist schon abgeschlossen)
• Produktionseffizienz (der Chip wird als Einheit getestet - statt des Testens vieler einzelner Komponenten)
• Prozess-Sicherheit (wenige Komponenten haben weniger Ausfälle)
• Weitgehende Lieferanten-Unabhängigkeit (weniger beteiligte Zulieferer bedeuten höhere Produktionssicherheit)

Seit der Gründung im Jahr 1990 ist Hyperstone ein Vorreiter auf dem Gebiet der Embedded-Technologie. Viele Standards von Heute erblickten gestern bei uns das Licht der Welt. Mit dem Erfolg, dass wir dem Wettbewerb mindestens eine Nasenlänge voraus sind. Jederzeit.
Doch unter "embedded" verstehen wir  auch unsere Arbeitsweise, die Rolle von Hyperstone in der Produktionskette.

• Logic Design
  Logischer Aufbau eines Mikroprozessors oder SOC: Hyperstone, Konstanz. Am Ausgangspunkt der gesamten Wertschöpfungskette sind wir als Manager für den folgenden Prozess verantwortlich. Unser Team von hoch qualifizierten Design-Ingenieuren definiert die Intelligenz des späteren Produktes.

 

• Back-end Design and Layout
  Wie sieht der Chip am Ende tatsächlich aus? Außerdem: Erstellung der so genannten "GDS II"-Daten. Ausführung durch darauf spezialisierte Serviceunternehmen. Mit iAd (bei Nürnberg), New Logic (Lustenau) und CML (GB) haben wir langjährige und etablierte Partner für diesen Bereich.

 

• Fertigung der Wafer
  Siliziumscheiben, auf denen sich die so genannten "dies" befinden. Ein solcher "die" entsteht in einem lithographischen Verfahren und bildet das Herzstück des späteren Chips: u. a. UMC und TSMC, Taiwan. Seit vielen Jahren garantieren uns diese Unternehmen jegliche von uns benötigte Volumenproduktion in siebenstelliger Anzahl pro Monat.

 

• Packaging und Testing
  Hier werden die Anschlussflächen der "dies", die sogenannten Pads, mit dem Gehäuseanschlüssen (Balls, Pins) verbunden. Das Gehäuse wird vergossen, die fertigen Chips nochmals getestet: SPIL, Taiwan.

Garantie: All diese namhaften Großunternehmen stellen mit ihren hochwertigen Prozessen die von unseren Kunden erwartete Qualität der Prozessoren sicher. Jederzeit.